游客,欢迎您!
登录
注册
您的建议
0
高级检索
全部
题名
ISBN
作者
出版社
客户端下载
个人中心
学科
哲学
哲学
经济学
理论经济学
应用经济学
法学
法学
政治学
社会学
民族学
马克思主义理论
公安学
教育学
教育学
心理学
体育学
文学
中国语言文学
外国语言文学
新闻传播学
历史学
考古学
中国史
世界史
理学
数学
物理学
化学
天文学
地理学
大气科学
海洋科学
地球物理学
地质学
生物学
系统科学
科学技术史
生态学
统计学
工学
力学
机械工程
光学工程
仪器科学与技术
材料科学与工程
冶金工程
动力工程及工程热物理
电气工程
电子科学与技术
信息与通信工程
控制科学与工程
计算机科学与技术
建筑学
土木工程
水利工程
测绘科学与技术
化学工程与技术
地质资源与地质工程
矿业工程
石油与天然气工程
纺织科学与工程
轻工技术与工程
交通运输工程
船舶与海洋工程
航空宇航科学与技术
兵器科学与技术
核科学与技术
农业工程
林业工程
环境科学与工程
生物医学工程
食品科学与工程
城乡规划学
风景园林学
软件工程
生物工程
安全科学与工程
公安技术
农学
作物学
园艺学
农业资源利用
植物保护
畜牧学
兽医学
林学
水产
草学
医学
基础医学
临床医学
口腔医学
公共卫生与预防医学
中医学
中西医结合
药学
中药学
特种医学
医学技术
护理学
军事学
军事思想及军事历史
战略学
战役学
战术学
军队指挥学
军制学
军队政治工作学
军事后勤学与军事装备学
军事装备学
军事训练学
管理学
管理科学与工程
工商管理
农林经济管理
公共管理
图书馆、情报与档案管理
艺术学
艺术学理论
音乐与舞蹈学
戏剧与影视学
美术学
设计学
中图法
A 马克思主义、列宁主义、毛泽东思想、邓小平理论
B 哲学、宗教
哲学理论
C 社会科学总论
社会学
D 政治、法律
政治理论
E 军事
军事理论
、
世界军事
F 经济
经济学
、
农业经济
G 文化、科学、教育、体育
H 语言、文字
语言学
、
汉语
I 文学
文学理论
、
世界文学
J 艺术
艺术理论
、
摄影艺术
K 历史、地理
史学理论
N 自然科学总论
系统科学
O 数理科学和化学
数学
P 天文学、地球科学
天文学
Q 生物科学
植物学
、
动物学
R 医药、卫生
医学研究方法
S 农业科学
农业经济
、
园艺
T 工业技术
工业技术理论
U 交通运输
交通运输经济
V 航空、航天
航空、航天医学
X 环境科学、安全科学
Z 综合性图书
丛书
、
辞典
首页
新书专区
专题推荐
排行榜
数字资源平台
>
工学
>
计算机科学与技术(可授工学、理学学位)
>
基于Vivado的FPGA时序约束实战
阅读次数:
2
下载次数:
2
荐购次数:
0
收藏次数:
0
基于Vivado的FPGA时序约束实战
作者:
韩彬
,
周建文
编著
出版社:
电子工业出版社
出版时间:
2025.03
ISBN:
978-7-121-49690-5
主题:
可编程序逻辑器件
中图法分类号:
TP332.1
【中图法分类】
T 工业技术
>
TP自动化技术、计算机技术
>
TP3计算技术、计算机技术
>
TP33电子数字计算机(不连续作用电子计算机)
【学科分类】
工学
>
计算机科学与技术(可授工学、理学学位)
建议阅读终端:
扫描用手机阅读此书支持Android/iPhone
在线试读
PDF格式
下载
PDF下载
分享到
新浪微博
QQ空间
豆瓣网
注:如果您的电脑尚未安装PC客户端,请先
安装客户端
后再下载阅读!
编辑推荐
简介
目录
评论
暂无推荐
简介
本书深入讲解时序约束的原理和实战,将芯片时序约束的经验应用于FPGA,以最大限度地提升FPGA性能。本书旨在为有经验的工程设计者与工程管理者提供深入的时序约束知识,特别适合高级硬件设计工程师、研发部经理、专业的EMC工程师等。
目录
封面
前折页
书名页
版权页
前言
目录
第1章 Vivado时序分析综述
1.1 引言
1.2 静态时序分析
1.3 Vivado时序约束流程
1.3.1 使用GUI界面进行约束
1.3.2 通过XDC文件添加约束
1.4 Vivado XDC语言
1.5 XDC文件管理
1.6 时序约束命令分类
第2章 FPGA内部时序路径分析
2.1 时序路径分类
2.2 建立时间和保持时间
2.3 建立关系和保持关系
2.3.1 建立关系和保持关系定义
2.3.2 时钟同源时的建立关系和保持关系
2.3.3 时钟不同源时的建立关系和保持关系
2.4 网表中的目标路径定位
2.4.1 网表中的目标分类
2.4.2 get_cells命令详解
2.4.3 get_cells命令使用示例
2.4.4 网表中定位目标命令的参数对比
2.5 reg2reg路径时序分析
2.5.1 reg2reg路径时序模型
2.5.2 reg2reg路径建立时序裕量公式
2.5.3 reg2reg路径保持时序裕量公式
2.5.4 reg2reg路径建立时序裕量和保持时序裕量总结
2.6 复位路径时序检查
2.7 reg2reg路径时序报告解读
2.7.1 reg2reg路径分段
2.7.2 reg2reg路径报告实例环境
2.7.3 reg2reg路径建立时序报告解读
2.7.4 reg2reg路径保持时序报告解读
第3章 主时钟约束
3.1 时钟特性约束
3.1.1 时钟周期/占空比/相位约束
3.1.2 时钟抖动约束
3.1.3 时钟不确定性约束
3.1.4 时钟延时约束
3.1.5 时钟转换时间
3.2 虚拟时钟约束
3.2.1 pin2reg时序路径中的虚拟时钟约束
3.2.2 reg2pin时序路径中的虚拟时钟约束
第4章 衍生时钟约束
4.1 引言
4.2 衍生时钟约束语法
4.3 基本衍生时钟约束实例分析
4.4-edges参数约束实例分析
4.4.1 下降沿二分频约束实例
4.4.2-edge_shift参数约束用法
4.4.3 三分频非标准波形约束实例
4.5-combinational参数约束实例分析
4.6-invert参数约束实例分析
4.7 时钟MUX约束实例分析
4.8 时钟分组约束
4.8.1 时钟分组使用场景
4.8.2 set_clock_groups语法详解
4.8.3 异步时钟组
4.8.4 独占时钟组
4.9 PLL/MMCM时钟约束
4.10 时钟检查
第5章 输入信号接口约束
5.1 引言
5.2 接口通信时序模型
5.2.1 系统同步模型
5.2.2 源同步模型
5.2.3 异步模型
5.2.4 自同步模型
5.3 源同步输入信号分析
5.3.1 源同步输入信号建立时序裕量
5.3.2 源同步输入信号保持时序裕量
5.4 输入延时命令详解
5.5 源同步SDR输入延时约束模板
5.5.1 源同步输入信号时序类型
5.5.2 源同步SDR时钟边沿对齐
5.5.3 源同步SDR时钟中央对齐
5.6 源同步DDR输入延时约束模板
5.6.1 源同步DDR时钟边沿对齐
5.6.2 源同步DDR时钟中央对齐
5.7 pin2reg路径时序报告解读
5.7.1 pin2reg路径分段
5.7.2 pin2reg路径约束实例分析
5.7.3 pin2reg路径建立时序报告分析
5.7.4 pin2reg路径保持时序报告分析
第6章 输出信号接口约束
6.1 引言
6.2 源同步输出信号分析
6.2.1 源同步输出信号建立时序裕量
6.2.2 源同步输出信号保持时序裕量
6.3 输出延时命令详解
6.4 源同步SDR输出延时约束模板
6.4.1 源同步SDR时钟边沿对齐
6.4.2 源同步SDR时钟中央对齐
6.5 源同步DDR输出延时约束模板
6.5.1 源同步DDR时钟边沿对齐
6.5.2 源同步DDR时钟中央对齐
6.6 reg2pin路径时序报告解读
6.6.1 reg2pin路径分段
6.6.2 reg2pin路径约束实例分析
6.6.3 reg2pin路径建立时序报告分析
6.6.4 reg2pin路径保持时序报告分析
第7章 时序例外约束
7.1 引言
7.2 虚假路径约束
7.2.1 虚假路径约束应用场景
7.2.2 虚假路径约束命令详解
7.2.3 虚假路径约束实例
7.2.4 虚假路径约束时序报告解读
7.3 最大/最小延时约束
7.3.1 最大/最小延时约束语法
7.3.2 最大/最小延时约束实际意义
7.3.3 最大延时-datapath_only参数约束
7.3.4 组合逻辑路径约束实例
7.4 多周期路径约束
7.4.1 多周期路径约束语法
7.4.2 同频同相多周期路径约束
7.4.3 同频异相多周期路径约束
7.4.4 不同频多周期路径约束
7.5 时序例外约束优先级
7.5.1 同类型约束优先级
7.5.2 不同类型约束优先级
7.6 时序例外约束中的等价约束
第8章 异步路径时序约束
8.1 引言
8.2 异步路径亚稳态处理
8.3 总线偏斜约束
8.3.1 总线偏斜约束简介
8.3.2 总线偏斜约束命令详解
8.3.3 总线偏斜约束报告解读
8.4 单比特总线跨时钟域路径约束
8.5 多比特总线跨时钟域路径约束
8.5.1 握手同步
8.5.2 异步FIFO同步
8.5.3 使能同步
8.6 Xilinx参数化宏在跨时钟域中的应用
第9章 物理约束
9.1 引言
9.2 进行布局布线约束的原因
9.3 布局约束
9.3.1 Pblock约束步骤
9.3.2 Pblock约束命令
9.3.3 Fix Cells约束
9.4 固定路由约束
第10章 时序约束实战
10.1 引言
10.2 时钟约束
10.3 接口约束
10.3.1 时钟和复位信号接口
10.3.2 I2C配置接口
10.3.3 摄像头传感器输入数据接口
10.3.4 DDR内存颗粒接口
10.3.5 HDMI视频显示接口
10.4 跨时钟域约束
后折页
封底
展开 ∨
评论
评分:
1
2
3
4
5
评价:
请输入评论信息
5
0
/255
我要评论
全部评论(0)
默认排序
默认排序
最新排序
相关推荐
终端智能语音处理技术与应用
纳跃跃[等]著
数字逻辑与数字系统
李景宏[等]编著
基于Quartus Ⅱ的数字系统Verilog HDL设计实例详解
周润景,苏良碧编著
微控制器的应用
曹金玲主编
计算机电路基础
张虹主编
图解触摸屏·PLC·变频器综合应用工程实践
徐占国,郑凤翼,潘桂林编著
STM32嵌入式微控制器快速上手
陈志旺等编著
ARM Cortex-M4体系结构与外设接口实战开发
奚海蛟,童强,林庆峰编著
嵌入式实时操作系统MQX应用开发技术
王宜怀,朱仕浪,姚望舒著
计算机电路基础与维修高手
陈学平编著
请输入图形验证码
换一换
Loading...